

MLA48

NEWS
LETTER

2017年1月15日

No.116

MLA48プロジェクト



🕒 1月度個別ミーティング(通算第63回)


1月15日(日), 長津田地区センターで**MLA48プロジェクト**の個別ミーティングが開催されました。現在メンバーは69名で4年目を迎えましたが、相変わらず新たな研究テーマが生まれ、今年もみなさんの活躍が期待されています。新年の抱負の後、各自の発表に移りました。

📍 **JA3UOQ原田さん** 同軸ケーブルと銅箔テープによるコンデンサで作った50MHz用MLA。


🕒 **3分クッキングMLA** 第2弾は、アクリル板に貼った箔が薄く、誘電体自体の損失もやや大きいようです。また、100均のフラフープに銅箔テープを内側だけ貼ったMLAもお披露目。分解・組み立て方式なので、移動用にFBです。銅箔テープ厚は、**表皮の深さ δ** の2~3倍以上で損失抵抗が抑えられるという業界標準(?)があるようです。(例) 銅の $\delta[m]=0.066/\sqrt{f[Hz]}$ から、 $25[\mu m]@7MHz$ $9[\mu m]@50MHz$ などです。




📍 **JA5KVK小川さん** おなじみの**自作電磁界シミュレータMLAsim**による「バリコンの解析」、年末年始に中島さんからリクエスト(懇願?)があり、構造によっては、損失電力に大きな違いがあることがわかりました。高耐圧バリコンの捕らえ所が一変しましたが、今年のテーマは「究極のバリコン」で決まりか?




*各種コンデンサ単体の損失電力を計算すると、単純な平行平板のコンデンサは、銅製50mm角、2mm間隔、3kV印加時には0.8Wだった。図(上)は表側、図(下)は内側の表面電流分布で、下辺の中央に給電している。







90度 @7MHz 45.9pF





90度 @7MHz 27.726pF



原田さんのバリコンは 3kV印加時 6W(図左), [チェコ製スプリットステータ型](#)は 0.8Wと, 低損失電力だった。
Φ JR10AO中島さん シミュレーションのきっかけである「[パスタ容器MLA](#)」の失敗談は, コンデンサの発熱によってアクリルの一部が溶解 (写真下右). 耐圧実験中 100Wでも放電しないと安心したが, 電界が閉じこめられているコンデンサ付近に誘電体があると, そこに強く電界が引き込まれるためだと思います.



Φ JF1VNR戸越さん 昨年からの課題, 10msec毎のノイズは, JK1VNN藤間さんのリグでは出なかったので, 戸越さんのリグに問題があることがわかりました. またトランシーバ本体ではなく, DC電源側が原因と判明して一件落着. ケースに組み込み, ほぼ完成です (写真). 顛末記は, 28日の合同ミーティングで, 小川さんのもう一つのシミュレーションは, 結合ループ位置を端から中心まで移動したときの放射効率で, なんとメインループ中央付近がベストという結果でした (グラフ参照). 想定外の現象で, [JA1QC山本さん](#)は 帰りの電車の中で, 「これは早速やってみないとッ!」と, 高揚気味でした. DE JGIUNE 



JK1VMG JK1VNN JA1GTZ JR10AO JI1DCS JF1HQ JI1TVB JA3UOQ JA9BQE
 前列 JF1VNR JA5KVK JGIUNE JG1CCL JA1AVV JA1QC